2024年10月16日，首届“湾芯展SEMiBAY”——湾区半导体产业生态博览会在深圳盛大开幕。本次博览会由深圳市人民政府指导，深圳市发展与改革委员会和深圳市半导体与集成电路产业联盟（深芯盟）携手主办，汇聚了全球众多知名半导体厂商。奎芯科技联合创始人兼副总裁唐睿博士在Chiplet与先进封装论坛上发表了主题演讲，分享Chiplet产品M2LINK，并阐述了其如何引领内存带宽实现新突破。
随着2024年大模型技术的飞速发展，人工智能计算对内存带宽和性能的需求达到了前所未有的高度。唐睿博士指出，当前AI计算模型的规模已攀升至万亿参数级别，如Google的Gemini Ultra(1.5万亿参数)、GPT-4(1.8万亿参数)和Claude 3 Opus(2万亿参数)。这一趋势对算力提出了极高的要求，然而，当前AI芯片在内存带宽/容量方面却面临着严重的瓶颈，制约了性能的进一步提升。
针对这一挑战，奎芯科技推出了基于UCIe标准的M2LINK解决方案。通过创新的技术手段，M2LINK成功地将HBM接口协议转化为UCIe协议，并解耦了HBM与SoC之间的紧密耦合，实现了更加灵活、高效的芯片系统设计。
M2LINK作为奎芯科技的最新技术成果，具有显著的优势。首先，它降低了主芯片的成本，通过节省HBM PHY IP的面积，使得SoC的设计更加灵活，从而有效降低了制造成本。其次，M2LINK降低了封装成本，无需整体使用昂贵的Si Interposer封装。此外，M2LINK还有效整体提升了内存容量与带宽，计算Die通过2D标准封装，连接更多的HBM颗粒，从而满足AI大模型对内存的需求。
更重要的是，M2LINK的设计解耦了HBM模组与SoC，提供了更大的工艺选择灵活性，可以依托本土化供应链，实现多样化发展。得益于设计上的灵活性，M2LINK不仅突破了传统内存带宽的瓶颈，还为未来的大模型AI芯片设计提供了更多可能性。
奎芯科技近年来不断拓展高速接口类IP产品，涵盖UCIe、LPDDR、HBM和PCIe等，形成了灵活的Chiplet产品方案。唐睿博士在演讲中展示了奎芯科技UCIe IP的测试板和测试眼图，该板采用7颗die的共封装的方案，成功验证了M2LINK技术的实际应用效果。这一创新成果彰显了奎芯科技在Chiplet与先进封装领域的领先地位，也为行业未来发展注入了新活力。
展望未来，奎芯科技将继续致力于IP与Chiplet产品的创新，与生态伙伴紧密合作，推动Chiplet技术和先进封装的不断创新与发展。奎芯科技坚信，通过持续的技术创新和与生态伙伴的紧密合作，内存与封装技术将迎来更加美好的未来。