2022年3月UCIe 1.0标准发布，截止到2023年底，全球已经由135家公司加入UCIe产业联盟，根据这一标准，构建完整的CPU或GPU无需将所有组件都集成在来自同一供应商的单一芯片上。相反，采用UCIe标准，企业可以在自己的芯片上进行创新，然后将其与来自多个供应商的用于存储和IO的芯片组合在一起。

根据市场调查机构Market.us公布的最新报告，2023年全球小芯片（Chiplet）市场产生的市场规模约31亿美元，预计到2024年将达到44亿美元。2024年至2033年，小芯片行业的复合年均增长率预计将达到42.5%，到2033年估值将达到1070亿美元。细分市场来看，2023年，CPU Chiplet占据主导地位，占据超过41%的份额。应用方面，2023年，消费电子领域在Chiplet市场中占据主导地位，占据超过26%的份额。

2023年8月8日，UCIe标准经历了首次重要更新，正式推出了UCIe 1.1标准。这一最新版本引入了一系列创新性的变化和增强，旨在进一步推动Chiplet生态系统的发展。以下是本次更新的一些关键细节：

1. 增加对车规部分的支持：

汽车行业正在向采用基于UCIe的芯片迈进，以利用其广泛的生态系统。汽车应用是计算领域的很重要部分，UCIe 也在2023年专门成立一个汽车工作组，UCIe 1.1 针对汽车应用，增加了如下内容：

针对链路健康的预防性监控：预防性监测通过新的寄存器捕获高眼宽信息，系统软件可以使用现有机制触发链路的重新训练以获取高眼宽信息。

链路失效率的在线测试功能：a) UCIe 1.0 当前的机制是在每个lane 周期性插入奇偶校验Flit  b) UCIe 1.1 则为每个lane 配置错误log或计数器，且可以发送中断指令  c)用法：软件可以注入周期性的奇偶校验Flit，并监视UCIe 1.1的错误log 寄存器，以了解每个lane的健康程度，并在有必要时进行修复

2. 全栈流协议：

UCIe 1.0仅在raw mode下支持全栈流协议，而这个UCIe 1.1的full stack主要是针对之前的raw mode，没有充分利用UCIe的特性，相当于把很多feature都bypass了，UCIe 通过增加这个D2D adapter，其他协议就可以借用UCIe的CRC，重传，电源管理等特性。

3. 先进封装的成本优化

物理层而言，1.1版本增加了用于高级封装的x32引脚模块功能，减少硅布线层，降低先进封装的成本，而1.0版仅支持x16和x64引脚物理层接口。

4. 合规性测试的增强

添加了额外的合规性和测试调试寄存器，以满足 UCIe DUT 与参考 UCIe 设计（golden die）的互操作性测试要求。

作为UCIE产业联盟的成员，奎芯科技致力于推动芯粒互联技术的发展和应用。在高速接口IP领域，奎芯科技拥有深厚的技术积累和丰富的产品系列。基于这些尖端的高速接口IP，奎芯科技提出了一种名为M2LINK的计算体系互联架构方案。

M2LINK包含三种Chiplet方案：C2IO，与串型总线接口相联；C2M，与内存总线相连；以及C2C，实现计算Die之间的互联。奎芯科技将不断努力以满足Chiplet领域芯片设计企业的需求，并致力于打造一个开放生态的Chiplet服务平台，为集成芯片和芯粒行业的创新和发展提供全方位的支持。